微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家仿真是用Modelsim还是NCVerilog?

大家仿真是用Modelsim还是NCVerilog?

时间:10-02 整理:3721RD 点击:
两种仿真工具好像对时序要求不太一样,大家用哪个比较多点?

其实二个都会用比较重要
因为不能保证下一个公司是使用那一套.

modelsim不错,NCverilog没用过

modelsim用的多一些。安装方便。

ASIC的设计用neverilog 的比较多

Modelsim有的较多,ASIC是用NCVerilog吗?

WINDOWS上大多用Modelsim  服务器上大多用NC

现在用着ModelSim,但是我们ASIC项目组要求用ncverilog,说快很多,服务器上也是装着NCVerilog

qianzhe

只是个工具而已,不要在工具上纠缠。

modelsim多一些

modelsim很好用,NC学起来麻烦些

我们用VCS

喜欢用win版的NC,比modelsim快很多

JUST A TOOL

用NC多,但其实没什么所谓吧,都只是个工具

Modelsim

不知道。

Modelsim

modelsim好一点吧

用vcs比较多

ModelSim太友好了,或者说我习惯了windows 下的软件,NC用的别扭

modelsim使用中

FPGA的还是用MODELSIM多的。

windows中用modlesim     linux中用nc

三分天下

一直用active-hdl,感觉也还可以,特别是对信号初始化的时候,随便就加上去了。比较适合懒人。

NC-Verilog

Mdelsim不错,NCverilog没有用过

公司里ncverilog 比较多吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top