• · do we have tools(programs) could translate synopsys.src to synopsys.lpd11-27
• · set_multicycle_path 约束 -setup 0, -hold 111-27
• · 请问，数据编码用FPGA 实现，数据速率是什么关系呢？11-27
• · 今天华为面试题：异步FIFO读时钟是写时钟的100倍，或者写是读的100倍会出现什么问题？11-27
• · DDS设置问题，相位该如何设置11-27
• · create_clock之后，generate_clock -combinational ,两个时钟之间的沿是默认对齐11-27
• · 两块fpga开发板之间如何发送接收数据11-27
• · 超前进位加法器11-27
• · fpga不做时序约束会不会出现时序违规11-27
• · 求助一个全局时钟的问题11-27
• · 问问关于matlab里面FDATool生成verilog代码的问题11-27
• · FPGA布局布线问题求教11-27
• · 请教：如何在Quartus中手动调整布局布线11-27
• · altera片子综合时fitter setting的seed做什么用的？11-27
• · Altera 与 Xilinx 光纤通信时丢数问题11-27
• · PTPX功耗分析11-27
• · 请教一个Altera开发板PCIE问题，急！11-27
• · 奇数分频器11-27
• · FPGA硬件加速平台11-27
• · quartusII's signaltapII sample rate多少？11-27
• · 请教一下，dc综合关于门控时钟的问题11-27
• · 急寻Cadence LDV 5.1，哪位DX知道哪里有下载，多谢了先。11-27
• · 求助xilinx ise14.7编译modelsim10.1c出现的问题11-27
• · upf中power switch如何对不同电压进行选择11-27
• · 请教一个关于srio gen2的问题11-27