微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 超前进位加法器

超前进位加法器

时间:10-02 整理:3721RD 点击:
问:超前进位加法器为什么比行波加法器快?超前进位加法器相对于后者只不过是把进位计算提前迭代进去了,实际电路还是一样级数的delay。瞬间不明白了,求大神指教。

這是ripple-carry adder

C1 經過FA產生C2,
C2 經過FA產生C3
這是carry-lookahead adder

C1,C2,C3,C4 同時產生


没图示,不明了。请上图




沒有圖嗎?應該有圖的
這是我看到的


我觉得这个图还是不怎么清楚表达delay大小,应该是从表达式(一定要代入并展开)看,对于任一bit c,cin都是经过一级与门和一级或门就到了cout,不存在进位链,我想这才是根本吧,个人理解。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top