微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartusII's signaltapII sample rate多少?

quartusII's signaltapII sample rate多少?

时间:10-02 整理:3721RD 点击:
Altera quartusII tool中的signaltapII sample rate是多少?可以設置嗎?

看你设置的采样时钟是什么

这个和你的采样时钟相关,tck只是为了传输数据

若我的設置的采样時鐘為100MHZ,那會是多少?

你必須在右邊那欄設定trigger clock。我的經驗是:如果你電路是跑100MHz,那clock至少要2倍,也就是200MHz。

也就是說當我設定sample clock時,sample rate是兩倍時間了,這樣解釋對嗎?



   看回复,其实这是两个问题:问题1: SignalTap的采样时钟怎么设置?
问题2:SignalTap采样时钟设多少呢?
首先第一个问题,前面有人已经回答过了,直接在SignalTap里设置sample rate就行了,指定一个时钟源。
从你的回复,引出了第二个问题,即时钟怎么设?设多少呢?这个需要根据你实际情况来,假如你设计中本来就只有一个系统时钟,那么我觉得你根本就没有什么选择了,只能将系统时钟设置为SignalTap的采样时钟了。前面回复里有提出采样时钟最好要求是系统时钟的2倍,其实这是根据采样定理来设定的。看你实际要观察的信号类型来确定了,有点似乎我就是观测下异步低速信号,就没有必要单独生成一个两倍的采样时钟来了。

    回答的很正确,Fpga的signal tap是数字采样,跟奈奎斯特定律没有关系。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top