微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > set_multicycle_path 约束 -setup 0, -hold 1

set_multicycle_path 约束 -setup 0, -hold 1

时间：10-02 整理：3721RD 点击：

set_multicycle_path -setup 0 ......
set_multicycle_path -hold 1....
应该怎么理解这个约束?

setup 一般不会设置为0啊，你发送和锁存是什么关系

同一个edge检查setup

同一个edge检查setup 和Hold?还是时序电路么

-hold 1应该就是移动了hold

上一篇：请问，数据编码用FPGA 实现，数据速率是什么关系呢？
下一篇：do we have tools(programs) could translate synopsys.src to synopsys.lpd

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top