微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助一个全局时钟的问题

求助一个全局时钟的问题

时间:10-02 整理:3721RD 点击:
板子将全局时钟接到了普通IO口了,有没有什么办法将其导向专用接口

应该没有这种功能吧。都是要走全局时钟进去的

可以加个bufferg接到全局时钟上

没有,加个BUFG,但是会有比较大的延迟


你的意思在顶层模块中加一个BUFG  u_bufg_clk( .I(clk_in),  .O(clk_in_a));模块吗


不太清楚你说的bufferg是什么意思,你是想说用bufr吗

应该可以,只不过有些不能接到PLL中了



   我的意思是全局时钟,BUFG

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top