create_clock之后，generate_clock -combinational ,两个时钟之间的沿是默认对齐

create_clock之后，有create_generate_clock -combinational ,两个时钟之间的沿是默认对齐吗?
create_clock A ......;
create_generate_clock B -combinational .....;
在RTL里B是A经过buffer之后的输出，那么综合的时候，检查时序会认为两个时钟沿是对齐的吗?还是会考虑buffer的延时?

那个buffer的延时是合理的，这两个时钟应该是会被当做同步的，时序分析的时候不一定就要沿对齐，实际上是不可能的。

如果RTL里B是A的buffer输出（或者gating输出等），你这里的B就等同于A，SDC可以不需要定义generate B，只定义A就行了。