微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera片子综合时fitter setting的seed做什么用的?

altera片子综合时fitter setting的seed做什么用的?

时间:10-02 整理:3721RD 点击:
seed设置不同的值(code不变)综合编译上板调试会有不同的现象,看起来某些值的综合时序不太好,这个变量怎么影响到最终硬件的时序?是布局布线的区域划分吗?

初始布置资源位置的随机种子。就是个随机数,时序不好就去洗把脸改个数,机器多的就多用几个值同时跑



   有个工具叫DSE(Design Space Explore)是不是可以筛选出最佳时序的seed value,xilinx的ISE和VIVADO好像没有这个东东,A家咋整出这么个玩意?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top