• · 关于clock gating对关键路径和面积的影响12-12
• · 传输门的PMOS衬底问题12-12
• · 版上有人用过native NMOS的管子吗？12-12
• · 一个运放如果开环增益很小的话12-12
• · soc设计中问题12-12
• · IC行业的平时从哪里得到以下信息12-12
• · 40bit的寄存器，通常存储方式是先放高位还是低位呢？12-12
• · SC CMFB中两个电容的比值怎么选的？12-12
• · 到底什么是直流增益？12-12
• · VCS中VIP使用求助12-12
• · 两个电容串联仿真问题12-12
• · 版图Layout的等长 阻抗问题12-12
• · 请教个PLL的问题，谢谢！12-12
• · 信号发生器内阻太大怎么办 12-12
• · Re: Marvell在未来的soc方向还是挺有优势的。12-12
• · Re: 某EDA公司北京招前端设计服务，前端售前，验证工程师12-12
• · 求助：斩波运放失调电压仿真问题12-12
• · ！help:SRAM功耗计算12-12
• · 发明一个可降解的package12-12
• · 问一个下约束的问题(zz)12-12
• · rphpoly/rplpoly/rphripoly这几种电阻在制造时有什么区别？12-12
• · 急！求教！12-12
• · Cadence的monteCarlo仿真问题12-12
• · 怎样delay一个任意信号200ps左右12-12
• · 关于离子注入，求助12-12