关于clock gating对关键路径和面积的影响

时间：12-12 整理：3721RD 点击：

我的理解是关键路径会变长，电路面积会变大。
但是看到有的文献写着关键路径会变短，面积会变小。
不能理解阿。。。

实际上就是在某些结构中用clock gating来代替D flip-flop前面的mux，
所以关键路径和面积会减小。比如寄存器堆这种结构（某些条件下改写，
某些条件下保持原有值不变）。