微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > 微电子学习交流 > 问个clock network delay的问题

问个clock network delay的问题

时间:12-11 整理:3721RD 点击:
sta分析一个二分频器的路径:从该触发器的ck到该触发器的d
布线之后到该触发器的clock network delay在计算data arrival time和require time的时候为什么不一样呢?这个不同之处具体是在哪里造成的?
总感觉是同一个触发器的ck端,这个delay应该是一样的啊
请各位点拨一下,多谢

同一点的delay有min有max,在setup/hold check的时候会选取 不同的值..

thx
但是用report_delay_cal -min(-max)报出来的tree上的同一个cell的delay是一样的,比较奇怪
是不是我报告delay的方法不对?

哦,是跟Derating Factor有关系,设成1,network delay就一样了
thx

是的,不过min/max用的同一个pvt cond
效果跟bcwc基本一样

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top