• · 请教：后仿结果和实测结果区别多大？12-12
• · verilog testbench中怎么写变频的信号？12-12
• · 这个产品的电流为什么怎么低呢？12-12
• · zz中芯内部审计文件曝光：COO杨士宁涉嫌逃税12-12
• · 衬底文件一般怎么才能搞到12-12
• · 一堆模拟电路可以叫ASIC吗12-12
• · 请教WIFI接收机中AGC设计问题12-12
• · 如何在spectre里设置multi-cpu？12-12
• · 中芯国际近百核心员工流失 董事会陷人事动荡12-12
• · port load cap计算的问题12-12
• · 弱弱的问个问题，怎么样使用path画45度角，不出格点问题12-12
• · 版上有做ASIC CAD工程师的么？12-12
• · regulator什么东西最难？大牛指点指点12-12
• · 再来问个问题，calibre的drc rule12-12
• · 请教ldo瞬态仿真出现纹波的原因12-12
• · 谢谢大家对omnivision感兴趣12-12
• · 请教些手机baseband的问题12-12
• · 请问CTS是否考虑频率12-12
• · 问道razavi书上题，谢谢12-12
• · 请问时钟串扰12-12
• · 请帮忙下载论文12-12
• · 请教 verilog CDR 建模12-12
• · 为什么要封rot？12-12
• · 求助 为啥dmos比普通hvmos导通电阻低啊？12-12
• · 请问这个bandgap是不是有三种稳态？12-12