请问CTS是否考虑频率

看你说的这些，主要看transition要求吧，频率一定程度上决定了transition要多快，但是频率和你的skew，insertoin delay并无直接关系

哦，大概多高的频率以上？
此时才需要把时钟网络作为传输线考虑特征阻抗？

多谢大牛
你们有做过先做clock tree，再place logic的流程吗？
这种流程听起来可行吗？

没试过，你怎么保证place之后flop附近有clock buffer？

频率1G的话，
transition 大概多少合适捏 ？

看自家需求吧，从几十p到一百多p都有，而且也分主干和tree，远距离传递的主干要求要高一些