请教PLL输入频率与带宽的关系问题

一般PLL的带宽取输入信号频率的1/10左右。带宽大了(比如取到输入信号频率1/4)会带来稳定性问题，带宽小一些(比如取输入信号频率1/20)会如何？
另外，输入信号频率是根据什么选取的？
还有，为保证稳定性，环路带宽与零点频率的比值一般取多大？
忘大牛指教，谢谢！

带宽小了阻尼系数大，稳定好，但是对VCO的高频噪声抑制差，锁定时间长

带宽小相位噪声好，环路滤波电容大，锁定时间长
输入频率整数型PLL由频率分辨率决定，太高也会受限制于ChargePump
环路带宽和零点频率在Michael H. Perrott的那个软件中，设置不能小于4，不过我根据另一本书上的计算方法得到的只有2左右，系统仿真也没啥问题，还请牛人指点

带宽大噪声好一点吧
因为VCO噪声传输函数是一个高通