• · 用spicein导入.sp的网表时，电阻R0的类型出现了问题12-30
• · calibre如何运行多核CPU跑DRC LVS12-30
• · calibre验证时产生的版图网表有错误12-30
• · 请教高手 layout xl 如何在版图显示管子TEXT，多谢12-30
• · run calibre drc设置问题12-30
• · 请教高手 layout xl 一根MOS管子如何拆分成几个12-30
• · 求助大神 virtuoso闪退12-30
• · 版图和原理图pin脚名字不一样，lvs却能过！12-30
• · 我在用spiceIn导入schematic时，有一个C2类型找不到12-30
• · 请教calibre drc 编写问题12-30
• · Cadence IC5141 加载快捷键skill报错12-30
• · 求大佬帮忙看一下lvs错误报告！12-30
• · Cadence OA版本版图的放大缩小（申精）12-30
• · Sealing Ring用Top APD AL金属的问题12-30
• · 版图DRC时，弹出Failed to acquire Calibre Interactive license12-30
• · calibredrv12-30
• · 没有foundryde PDK,自己设计之前需要拷贝哪些文件？12-30
• · smic工艺里面的ckt器件怎么跑lvs12-30
• · 版图中大W、L的MOS管和小W、L的MOS管有什么不同？多谢12-30
• · lvs版图提成pdw212-30
• · 各位大神，calibre rve的字体如何变大，谢谢12-30
• · cadence vertuoso 616版图显示问题12-30
• · cadence ic lsw无法打开的问题12-30
• · 设计规则中的的FEOL和BEOL是什么意思？12-30
• · 哪位大神能给翻译一下，多谢！12-30