微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 求大佬帮忙看一下lvs错误报告!

求大佬帮忙看一下lvs错误报告!

时间:10-02 整理:3721RD 点击:
用.sp文件生成的io cell的schematic,与给的layout做lvs验证,但是报错了,求各位大佬帮忙看一下这是什么问题。


出pin名字错了

是版图pin错了还是我导出的schematic的错了?

顶一下 好发愁啊 每一个io lvs的时候都出了这个问题

问题1:layout是否有SAVDD33的port,如有这个port那么问题就是layout中有SAVDD33的port跟其他的SAVDD33的port没有连起来;
问题2:layout里面SAVSSD:是虚拟连接,是否存在layout既有SAVSSD:又有SVASSD的port

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top