版图和原理图pin脚名字不一样，lvs却能过！

发现一个有意思的问题：我在跑LVS的时候，发现自己画的版图里面的pin脚名字跟原理图里面的pin脚名字不一样
但是奇怪的是，LVS并没有报错！
我试了一下，把版图里面的pin脚删除掉，会错；
把版图里面的pin脚名字瞎取，lvs也能过；
把版图里面的两个pin脚名字对换，lvs能过
我画pin脚的方式是这样：对应金属层上加lable，写原理图里对应的端口名字，然后creat--pins from lables，不知这样有没有问题?
求大神指教！

哇塞，这个太神了吧！
那这个LVS还有可信度吗?

所以我想肯定是哪里出了问题，但是一直没有查出来。

会不会LVS文件定义pin的出错?

Calibre的设置中好像有个ignore label的，你看看你是不是这里设置的问题。

LVS CHECK PORT NAMES YES，命令文件里面加上这句。如果是NO或者不加的话就是你描述的情况

加了之后果然好了，多谢

学习了。

应该是LVS 的option 设置错误.

可以看看LVS 的option 设置

谢谢！学到啦！

最好不改LVS文件，改动版图的名字就行了

把所有label都删掉，无论如何都不可能过。
ignore label的话，只要Power/Ground label对，那么其他label无论怎样，都可以过。这个选在caliber gui可以勾选，当然也有对应的calibre语句，也就是ls说的咯。

option设置问题

这个设置在哪呢，怎么找不到

话说小编啊，问题解决了不是应该标注已解决吗

连这个pin的线上面有一个名字和pin的名字冲突了