版图变成原理图

我也想知道。
应该可以写个程序转的。

光candence上面的功能没用 吗?

同求同求。以前看前辈操作过，但具体步骤记不清了。还有，貌似版本太低不支持转换的。

额，不是很了解。貌似反向的会比较了解这个?

这是两个概念嘛
反向是从chip开始，开盖，照相，腐蚀掉层，在照相再根据图来提电路的嘛
如果没理解错的话，这个只是gds（或直接是版图文件）到schematic文件的过程，应该是程序能够完成的活儿。

额，理解错误了~不过感觉这样直接转过去也得好好整理才行啊，要不然很难看懂啊==！

用cadence不会，用calibre可以，做pex，提取的参数直接生成电路图，可是这个电路图没法看，所有管子都在同一层上，啥都看不出来

cadence里面不知道，calibre 假造个cdl文件然后做lvs，会从gds里面抽取一个逻辑连接的网表文件， 整理那个就好了。 不过导入cdl需要有个模板文件，而且进去后也是乱的，要自己整理。

同意樓上的說法

cadence应该不行吧
位号什么的倒是可以转、、

学习 学习

calibre 提取一个hspice网标 把hspice网标改成cdl网标 （这个cdl是要导入到cadence中的） 但是把其中的器件类型变成两个字节的 egnmos管的 为nmos_3V3 修改陈N5（随便两个字节的） 别的器件依次一样的改成两个字节... （如果不改成两个字节是导不进去，貌似导入的时候只能认到两个字节） 导入到cadence中的时候， 写个map 把上面的两个字节N5对应为你attach中的技术库中需要的器件..map格式的话， 在网上搜搜 ....此时的电路是乱的.. 需要人整理....

可以的

基本上就是上面的人所说的做法。我最近做了从版图到verilog，最后输出输出pin错乱了，很是烦恼。