• · 有谁知道上海英联电子科技有限公司怎么样？网上的评价好像不高12-30
• · run lvs12-30
• · virtuoso中打不开layout12-30
• · 求助Calibre finder 使用的问题12-30
• · .cdsinit问题求助12-30
• · missing smashed mosfet12-30
• · 求教 天线效应中的疑惑！12-30
• · 模拟版图设计5年3个月一般月薪或者年薪在什么价位？求助同行12-30
• · 关于SOI工艺的几个疑问，求解答~12-30
• · cadence 快捷键设置文件问题12-30
• · smic rhrpo电阻的HRP层次有什么用？12-30
• · 求电容，PAD，ESD的版图画法12-30
• · 大四生一枚，今天接到面试通知，版图面试求经验12-30
• · 提取lef时候，做verify时候出现错误。12-30
• · Calibre PEX参数提取问题12-30
• · 很大的POLY-NW电容会不会因为天线效应击穿自身的薄氧化层？12-30
• · TSMC metal scheme问题12-30
• · 求助各位大神 drc错误 LUP.612-30
• · 大家差分对的布线是怎样的呢？12-30
• · calbre lvs option12-30
• · 请教关于版图中哪些器件需要额外的N阱把整个器件包围起12-30
• · cadence软件中键盘输入无效了？ 求助......12-30
• · IC61怎么画任意角度的path？12-30
• · 求一张cadence IC里面带隙基准的版图12-30
• · laker如何保存设置的layer层信息和快捷键？12-30