• · 请问关于OVM的学习资料有没有中文版的？01-01
• · hspice 仿真输出01-01
• · UVM 语法求助01-01
• · bipolar 电流运放的测试01-01
• · DC之后用modelsim做后仿关于库的问题01-01
• · 求助：systemverilog中可以根据config来决定使用上升沿还是下降沿么？01-01
• · 求教讲解 虚拟接口01-01
• · 集成电路是夕阳产业吗01-01
• · 请教DC综合中经过PLL后的时钟该怎么设置01-01
• · 有人写过NANDflash控制器吗？求教01-01
• · offgrid问题01-01
• · 快崩溃了，请高手指教！--Questasim6.4c clocking采样问题！01-01
• · system verilog and vmm01-01
• · 求助：将regmodel整合到验证系统中01-01
• · 新人求验证面经01-01
• · 求助：cadence IC LDV 数据错误01-01
• · cadence IUS怎样用systemverilog？01-01
• · 请问gvim字体设置的问题？01-01
• · ncsim仿真01-01
• · 如何将转化好的DML模型导入Cadence16.3模型库？01-01
• · 求助：如何将两个不同driver发送的sequence放到一起？01-01
• · ncverilog 怎样产生随机数01-01
• · 请教verilog 语法01-01
• · C++教程01-01
• · 求助：哪里能找到AXI的ＵＶＣ组件？01-01