• · ATE规格表01-01
• · 请教各位大侠，功能覆盖率中功能点是怎么定义的01-01
• · 急！寻找fabless IC (semiconductor)行业专家！01-01
• · 求助：用nc跑sv和C之间使用open array时出现的问题01-01
• · 新书上市<SystemVerilog与功能验证>赠书热抢！01-01
• · 在Verilog中，用哪个task可以将一个二维数组写到文件里？01-01
• · ovm virtual sequences求助01-01
• · SV DPI 新手求助01-01
• · 将单bit输入数据延迟16个时钟周期后输出01-01
• · systemverilog 如何如何debug？01-01
• · pex warning： unable to be ported01-01
• · 为什么需要利用FPGA进行芯片原型验证？能用硬件仿真器代替吗？01-01
• · 请问：验证时检查信号变化都有什么好的方法？01-01
• · code01-01
• · 格式符 %d和%0d的区别是？01-01
• · 请教高手的一个用于ASIC设计的FPGA验证流程和工具，谢谢！01-01
• · 论坛有高手是用Virtualbox安装Linux虚拟机的么？01-01
• · 什么是Wrapping Cores01-01
• · 大家都做CDC吗01-01
• · 用加法实现一位卷积后，想用Ic来验证，都需要那些软件，测试如面积、功耗、频率？01-01
• · NC-Verilog 后仿所遇到的问题01-01
• · 验证环境的开发与测试流程01-01
• · leon2 memtest01-01
• · modelsim 问题请教01-01
• · cadence assura315怎么做寄生参数提取01-01