systemverilog 如何如何debug？

我用的是cadence 的ncverilog或irun仿真，可是systemverilog中的类或结构没法察看信号（除非打印出来),也不能用verdi察看。有经验的能告诉下一般是如何debug的么?谢先。

帮助小编顶下！

没人回答啊? 还是大家都太忙了?

学习一下

xuexiyixia a ,hehe

这个目前没有好办法，只有两个笨办法，当然，虽然笨但有效：
一个是小编提到的打印；另一个是单步调试。
VCS最新beta版本（0912）可以用DVE查看transaction的波形，他们的FAE来推了几回了，我还没试过，不知道怎么样。如果好用，估计将来Cadence也会出这样的功能。

感觉90%以上的DEBUG都可以用打印LOG的方式搞定，实在搞不定就用DVE单步跑，不过我很讨厌DVE，感觉特别麻烦，不得已才有的。

请高手回答！

我也来学学，帮助小编顶一下

基本上就是看waveform和print log，从来没用过单步。

单步跑是没得办法的时候的选择。