• · 急求助：HJTC 的PDK安装01-01
• · 请问做验证的话需要哪些准备？01-01
• · 求助：UVM的driver为什么只发一个sequence就直接结束了呀？01-01
• · 芯片的震动测试及温度稳定性测试01-01
• · 请问IC设计就业怎么样01-01
• · 关于DC-Probe紧急求助啊！01-01
• · 求助：UVM中如何配置接口数组？01-01
• · 自己做的测试设备在自己的车间里01-01
• · 求助：systemverilog中数组可以使用push类似的操作么？01-01
• · 关于questasim对systemverilog的语法支持程度问题01-01
• · vlsi设计验证过程为何要针对best typical和worse case做全面的验证？01-01
• · 求助：vcsmx200606和verdi的link问题----特别感谢！01-01
• · uvm中virtual sequence 的结束01-01
• · sentaurus安装过程中出现问题，求教！01-01
• · 求助：uvm中的get_response(rsp)的用法01-01
• · 验证人员的debug能力要求是不是很高？01-01
• · 关于指定库的问题01-01
• · 装Synopsys出现问题01-01
• · 求教大伙个问题：关于在C程序中调试verilog的问题？01-01
• · cvs 覆盖率 miss default问题01-01
• · 求助：用VCS时候内存耗尽的问题01-01
• · 新手发问：RGM_DB中的阴影register是怎么回事呀？01-01
• · 为什么ovm会出这个问题？01-01
• · VCS参与评测的话题01-01
• · RGB2YUV 验证01-01