微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > cvs 覆盖率 miss default问题

cvs 覆盖率 miss default问题

时间:10-02 整理:3721RD 点击:
写代码的时候case语句块条件完整,因此就没有写default,CVS在cond覆盖率报告中会提示miss default,
然后在看cond覆盖率的时候出现一个问题:有的没有default的case语句块中会报MISS DEFAULT有覆盖,有的则报MISS DEFAULT没有覆盖到。
这是为什么? 同样是miss default,我觉得,要是没有覆盖应该都没有覆盖,为什么有的有覆盖,有的没有覆盖?
testcase比较多,覆盖率是把许多单个的testcase覆盖率merge起来看的,难道是某个testcase里头出现了没有预期的不定态或者高阻态? 求高手指导
看覆盖率的命令是cond+line+branch+tgl

不好意思,更正一下,不是cond,是branch报告的时候出现的问题,有的MISS DEFAULT被覆盖,有的没有被覆盖

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top