微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > VCS 关于覆盖率

VCS 关于覆盖率

时间:10-02 整理:3721RD 点击:
我用VCS做布局布线后的仿真,这个阶段是不是已经没有覆盖率的概念了,这个阶段的仿真主要就是跑前仿的testbench嘛?要做些什么事情,有没有哪位可以指点指点的

一般就是把前仿的case跑一边,或者跑一部分,很费时间。

我现在做的就是这个事情,基本上是写前仿的testbench,过了之后再给后仿真用,但是后仿真出现的问题太多了,根本不知道是哪里的错......已经做了两个星期了,现在卡住了,前仿通过的ARM代码,拿到后仿去跑,跑不出来结果。

首先FM是不是通过了?
其次STA是不是过了?后仿有没有timing问题?

后仿真不是为了跑功能,而是跑时序。
后仿过不了,要么就是时序有问题,要么就是tb有问题。
对于后仿真来说,toggle coverage也有意义。

后仿真是跑timing的,关键跑几条关键路径。 后仿真本身不是signoff标准。 后仿真的时候一般需要调整tb。可以先把checker去掉跑几条简单的。

STA的分析不一定全,因为你的constraint有可能有漏洞。所以后仿加SDF主要看看timing是不是OK。有没有initialize的问题。DumpVCD分析一下POWER和IR。toggle coverage用zerodelay的就可以了。
还有后仿很关键的是看DFT pattern的仿真

前方跑功能;后方是验时序

后仿真重点,一般不是覆盖率,而是覆盖Timing比较特殊的地方,或者说来检验timing contraint的正确性。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top