微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 请教一般验证环境中对CPU时间分析的分配情况

请教一般验证环境中对CPU时间分析的分配情况

时间:10-02 整理:3721RD 点击:
本人使用VCS的时间分析功能,分析现有验证环境的占用CPU时间情况。环境使用UVM1.1结构搭建,DUT为单核DSP,分析出的结果第一部分module部分占用60%多的时间,module包括模型和chker部分。
第二部分package部分占用大概20%的时间。请问这个是UVM结构所用的时间吗?
第三部分为%10左右的KERNEL时间,是不是VCS的分析时间?
DEBUG和HSIM时间各5%左右,这个HSIM时间是做什么用的?
请问一般验证环境中的时间比例大概是多少?如果采用方法学(OVM、UVM),方法学结构大概占用多少时间呢?
谢谢

结果中显示随机约束的时间不到1%,这个不是会比较占用时间的吗?

自己顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top