微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > cadence IUS怎样用systemverilog?

cadence IUS怎样用systemverilog?

时间:10-02 整理:3721RD 点击:
如题?

运行 irun就可以了,查查帮助。
1# chanon

谢谢!

也刚懂

Yes, irun.

ncverilog +sv xx.v
ncvlog -SV xx.v

学习了。

xiexxxxxxx

irun -sv 就可以了!

我也遇到同样的问题,非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top