system verilog and vmm

各位大侠，小弟现在刚开始接触验证，有几个问题请教：
1 system verilog 在验证中作用?
2 vmm主要是用来干啥的，有哪些内容?
3 system verilog和vmm 在验证中有什么联系，各自的作用是什么?

1.sv是一种语言，可以看做verilog的超集，可以类比c语言和c++的关系。
2.vmm，验证方法学，用sv语言写的库，一个验证的框架，可以类比c++中的 MFC。
3.参考上面两条

谢谢楼上的啊

vmm过时了，学习UVM吧