微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > ncsim仿真

ncsim仿真

时间:10-02 整理:3721RD 点击:
请问各位大侠,ncsim仿真时有没有办法在tcl文件里面直接在端口force一个时钟(force具体值是可以的,不知道如何force一个时钟)?这样就不用在testbench里面创建了。

时钟也可以force,tcl脚本中写一个while循环,但是这样效率很低。比较好的方式是如果你有多种时钟频率,可以先在testbench中生成好,然后通过tcl force选择其中的一个。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top