• · 控制流信号的验证？01-01
• · 关于Modelsim10.1C仿真问题01-01
• · 关于vcs的一个问题01-01
• · UVM 运行错误01-01
• · verilog 时钟边沿的采样01-01
• · 关于Vmm验证平台搭建，新手求助01-01
• · 基于fpga的soc原型验证01-01
• · 用vmm验证方法进行模块验证和进行系统验证有什么区别啊？01-01
• · 用HSIM做后仿是 出现的问题 求大牛解决01-01
• · ncverilog统计coverage的一个问题01-01
• · modelsim 是否支持 mailbox01-01
• · 我现在该看什么了？verification 新手 技能加点求各位前辈指点一二01-01
• · encounter 到calibreDRC的问题01-01
• · 有没有用verdi分析过power的01-01
• · modelsim优化后仿真 和 不优化的仿真结果不一样？01-01
• · 新入IC验证这行。我该怎么办啊？01-01
• · 有人能解释一下UVM比OVM有哪些优势吗？01-01
• · 引脚不够用了，怎么办？01-01
• · 有没有UVM或OVM的中文书啊？01-01
• · inout接口在仿真的时候如何方便加入delay？01-01
• · 请问微处理器设计好不好找工作，读博必要性大不大01-01
• · 菜鸟求助VERILOG语法01-01
• · TLM，事务级模型可以同时实现事务，周期和时序三种仿真精度不01-01
• · 请问有适合在win764位机上的L-edit吗01-01
• · UVM架构，信号流动方面的一个问题。01-01