微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 菜鸟求助VERILOG语法

菜鸟求助VERILOG语法

时间:10-02 整理:3721RD 点击:
parameter D ='b1;//1为真
assign z3=!D;

程序中这两句,就是要测试 !的用法,可总是对第二句报错,
若改成 assign z3=~D; 也不对,
 改成  assign z3=~(23>45);也不对,请大家帮忙!谢谢

原来该句后面有不可见的乱字符在捣鬼,抱歉!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top