• · Modelsim后仿真，SDF文件加载错误01-01
• · systemc 和 systemverilog01-01
• · 新手请教关于形式验证的问题01-01
• · 用VCS做后仿,报警告:SDF Warning: IOPATH from S to Z is not found01-01
• · 芯片绑定咨询01-01
• · sv静态变量默认初始值？01-01
• · 问一下日本的IC设计和验证水平比国内如何01-01
• · 求助：test中如何能访问dut中的reg或者wire值？01-01
• · SOC验证求指导入门01-01
• · assertion 里面用变量的问题？01-01
• · sram bist如何验证01-01
• · 求兼职的IC 测试工程师01-01
• · 0.35um小规模数字逻辑电路－－－如何测试？01-01
• · 求助：谁有cadance lec相关资料01-01
• · 求助电梯程序01-01
• · 请问如何在system verilog 的class里面实现带高阻态的双向I/O？01-01
• · NMOS衬底不接地问题01-01
• · 请教systemverilog中类(类中含类)的构造函数执行顺序？01-01
• · 初学SystemVerilog,用于验证01-01
• · SystemVerilog很纠结的一个问题（真的解决不了了吗？都想哭了）01-01
• · systemverilog dpi simuation 出错，求助01-01
• · systemverilog training01-01
• · SystemVerilog手册中找不到"DPI-C",只有"DPI",怎么回事？01-01
• · 求助：关于改变default_sequence的问题01-01
• · {求助}请问如何将时钟信号传递到class里面的task呢？01-01