• · 不知道国内的牛B公司IC验证都用那些组合？01-01
• · 在用 assertion 的时候遇到的一个问题01-01
• · 求 LDV 的安装01-01
• · 关于一个transaction的value代表的意义...见图01-01
• · questasim 后仿 问题 vsim -t 1ps01-01
• · 关于如何设定LDV的环境变量01-01
• · 请问在verilog中任务和函数能不能跨module调用01-01
• · UVM中的task为什么基本都定义成virtual01-01
• · 使用VCS编译uvm环境的时候报错Class scope used outside of class01-01
• · Formality中rtl与dc后网表对比通不过01-01
• · xilinx 自带IP问题01-01
• · 求助：如何关掉UVM_INFO的信息？01-01
• · #0的疑惑01-01
• · 一个好的VIP，应该包括哪些内容01-01
• · 关于验证的一点疑问01-01
• · formality时出现out of memory01-01
• · virtual前加pure有什么特殊作用吗？01-01
• · 芯片不稳定，什么原因01-01
• · 经典IC设计面试问题101-01
• · 关于iic的验证问题01-01
• · 如何学习IC验证01-01
• · 运算放大器增益测试——求助01-01
• · formality中出现unmatched points01-01
• · 封装请教01-01
• · 大家有好的验证fifo的方法吗？01-01