请问在verilog中任务和函数能不能跨module调用

最近在学system verilog，里面的任务和函数可以跨模块的随便引用，
于是想问坛子里的高手，verilog能否在A module中定义任务或者函数，而在B module中调用这个任务和函数?
我看有资料说在verilog中不同module间调用任务和函数，需要所有任务函数内部的变量都必须在模块端口列表中声明。请问这样是不是就能跨module调用任务函数?

写个程序试一下不就完了

一个原则啊，调试的时候很灵活，实际电路很死板

声明任务时可以用automatic关键字

是可以的

应该可以的