微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > UVM中的task为什么基本都定义成virtual

UVM中的task为什么基本都定义成virtual

时间：10-02 整理：3721RD 点击：

是方便在子类中进行动态调用么?有哪些情况是不能声明称 virtual的?

继承和多态。

上一篇：使用VCS编译uvm环境的时候报错Class scope used outside of class
下一篇：请问在verilog中任务和函数能不能跨module调用

UVM task virtual 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top