• · vcs编译uvm代码错误01-01
• · 请问，UVM中的port与export可否跨层相连？01-01
• · 请教各位大侠，为什么用ius92生成fsdb波形报告如下错误，如何解决,谢谢！01-01
• · 只做验证好找工作么？01-01
• · 求助：UVM中如何实现两种接口与driver共存？01-01
• · 有谁可以提供synopsys的VCS和cadence的IES的区别文档啊！01-01
• · 请教system中在一个文件中如何引用另一个文件中定义的类01-01
• · 请教大家一个关于 modelsim 继续仿真的问题01-01
• · 新人求教 sv文件中可以兼容verilog语句吗？01-01
• · 求助：UVM中如何获得读出来的数据？01-01
• · 请教一个断言验证的问题01-01
• · 请问逻辑验证是做什么的？01-01
• · 有人做specman的吗？01-01
• · VCS批量跑测试用例卡主问题01-01
• · System verilog 中DPI接口部分一个函数有个地方没看懂01-01
• · J750如何定义下面CLK的波形！01-01
• · DC warning lack of compatible library cells01-01
• · 问一个验证时信号检测的问题01-01
• · 深圳的IC数字前端公司有哪些？01-01
• · system verilog中关于ref 的求解答01-01
• · 关于FPGA设计验证的问题01-01
• · 关于DC综合速度太慢的讨论01-01
• · 菜鸟求助~~LEC 问题01-01
• · clocking block input signal cannot be driven01-01
• · 用vcs仿真vmm的具体操作流程有没有大侠总结好的？01-01