• · 用systemverilog 验证i2c或者ddr的话，能提高多少效率啊？01-01
• · 求助：UVM为什么只能override而不能overload呢？01-01
• · 请教几个验证的问题01-01
• · 谁有密码模块随机和伪随机数字发生器统计测试套件（SP800-22）01-01
• · 求助：VCS代码覆盖率01-01
• · 请问在仿真时如何同时启动verilog写的模块和c写的参考设计01-01
• · 求助：VCS怎么看SVA跑出来的波形？01-01
• · 验证工程师有没有想动的？01-01
• · uvm中sequence和sequencer注册咨询！01-01
• · |=>与|->的区别01-01
• · 求助：ius10.2 dump fsdb的问题01-01
• · 问问调试过UVM自带的例子 codec的达人们01-01
• · layout窗口下的calibre里点DRC打不开01-01
• · 做验证的发展道路何在？01-01
• · sentaurus安置之scl10.9.3 解压找不到；linux/bin文件01-01
• · 关于fopen 求例子 在线等 谢谢01-01
• · Tanner不会用了，T-spice怎么生成网表，怎么才有波形啊01-01
• · 求助：monitor中如何用信号沿给一个数清零？01-01
• · 求助：还是UVM中的参数传递问题01-01
• · linux 如何改变env里面的path啊01-01
• · 求问一下，VCS做的覆盖率报告中，COND和BRANCH的区别是什么呢？01-01
• · 仿真时间的长短01-01
• · sv中蓝图模式为什么要用copy01-01
• · 关于后仿真建立时间违背的问题01-01
• · 有关verilog 优化问题01-01