微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于vcs的一个问题

关于vcs的一个问题

时间:10-02 整理:3721RD 点击:
vcs在做verilog+systemc混合仿真时,编译的过程中要求系统的gcc版本为3.3.x,否则在生成simv文件的时候会报错,但是现在很多版本的linux的gcc包已经更新到4.2了,结果导致这个功能无法使用。请问各位是如何解决的。

哦不知道

重装一个老版的GCC

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top