• · IC Compiler布线时报错12-31
• · 在PT中如何设置skew12-31
• · dfm 出现error12-31
• · 有没有谁要做ESD，TLP测试的,？我们提供该类服务12-31
• · DC中怎么设置下降沿触发 输入延迟问题12-31
• · PT验证通过了的post layout netlist 在post layout simulation时，出现hold vialation12-31
• · SOC encounter不能load进LEF文件12-31
• · ICC2 high performance design 的讲义 哪位有 SHARE 一下12-31
• · PT时序报告怎么看12-31
• · 紧急求助derive_pg_connection无法连接power IO的VDD12-31
• · 关于ICC和Encounter用到库的区别，LEF，TLUPlus,TF12-31
• · multiplexer width 在用moery compiler时,这个参数什么意思12-31
• · encounter 中如果没有antenna cell 如何修violation12-31
• · encounter读入verilog后ports都集中在左下角,怎么解决？12-31
• · encounter flow 转TCL脚本12-31
• · 关于ICC中 extract_rc进行 RC estimation的一个问题12-31
• · ICC后如何使用Modelsim进行后仿？求大神解疑12-31
• · cadence软件patch不能成功，求助12-31
• · 使用EPS Create Power Library时的一些问题12-31
• · Mixed signal calibre drc规则检查 最高层金属问题12-31
• · 解决setup和hold违例加buffer的原理是怎样啊12-31
• · memory的面积和容量关系12-31
• · 外企IC行业项目经理是干啥的？12-31
• · 请问如何在重新综合时去掉CTS时生成的时钟树12-31
• · 为什么create_bounds会使得时序变得更差12-31