微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT验证通过了的post layout netlist 在post layout simulation时,出现hold vialation

PT验证通过了的post layout netlist 在post layout simulation时,出现hold vialation

时间:10-02 整理:3721RD 点击:
为什么PT验证通过了的post layout netlist,在post layout simulation有hold vialation
是sdf生成时所用的参数不正确吗?

对时间额

用PT报出这条路径的timing,和仿真波形的延时对比,找到差异点再分析

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top