post-layout +sdf_annotate

本人用astro 做的layout, 输出的.v文件和.sdf文件。
用ncverilog做后方针，但是加入sdf文件和没加一样结果，为什么?
并且，astro timing report中没有violated 的路径。
为什么呢?那位高手指教。

你看sdf标上了没有?注意一下nc的的选项和仿真log文件

学习一下，听听高人讲解

遇到过类似的问题，建议你把$sdf_annotate的说明详细的看一下，尤其是要注意sdf的type

read specification about IEEE verilog

sdf＿annotate里面的顶层路径有没有给对．．
一般sdf文件的top是你的design,而后仿的时候一般都要从test bench开始．
另外，查你的ncverilog　的log文件，看看warning,和 error都是些啥．

注意看warning,他会报的