请教下POST STA ILM 问题

还有就是这个ILM model是只有clock 端口需要还是所有的端口都需要?

in2reg reg2out都需要的 clock path
写出一个ILM看看里面的内容就知道了，或者看看EDI的user guide。里面讲解的很详细

就是io timing related， 没有inside reg2reg timing
做top timing with block ILM 分析时候，假设block 里面的reg2reg已经被fixed了，
top只检查block io 和top之间的timing关系，
最好也做个flat timing， ilm有时候会有error

“最好也做个flat timing， ilm有时候会有error”
请问小编，这个flat timing是啥意思，具体说明下噻

能否说下ILM和ETM都有哪些区别啊?
ETM是不是类似于把block生成一个lib?

flat timing就是不用 ILM ,ETM 这种啊， 顶层直接 read block spef file , 这样不就是flat timing了么
ILM 主要是为了减少runtime， 规模， 有些design太大，机器都吃不消的，
最后还是用flat timing 来signoff的，
ILM和ETM 还是有区别的：
从pt的角度看： ILM 是block partial spef ， block partial verilog，
ETM 是 block .lib file
ILM侧重于边界逻辑， 比如in2reg , reg2out , in2out 这3种逻辑
ETM 把design作为一个block（flipflop）来characterize，
用的时候，如果是hierarchy flow， partitionflow这种，建议用ILM ，
比如edi的createInterfaceModel ， icc的create_ilm ，
ICC的ilm更具有物理特性， 比pt的单纯的spef，v 要更先进，可以直接用，
如果是用把block作为综合环境的一部分，比如在rtl 使用中要用block，
可以用ETM ， 这个描述的更加清楚，比如功能部分，
一般很多analog IP， soft macro都是ETM ，extrcted timing model，
做为本身timing，function信息的一个表示，

学习了