encounter读入verilog后ports都集中在左下角,怎么解决？

大家好:
用都工具是encounter,读入verilog后,所有都ports都集中在左下角,所以在place之后有好多都wire连接到左下角到地方,怎么才能让这些portsplace到他们正确的位置上呢?

setPlaceMode -placeIoPins {true|false}

多谢,我try一下

还是没有用,虽然设置成true以后,可以摆放那些unplaced 的ports,但是他们还是没有摆放到它们的出pin的地方,还有没有什么方法?

你要自己指定port的位置， 可以先把pin的位置template保存下来，file-> save->io file,然后改改保存的xxx.save.io文件，然后在loadiofile就可以了

主要是太多了,修改起来很麻烦