• · 根据.cdl文件画电路图的时候遇到的问题，求指教！12-31
• · IC61 Candence CDL in 导出schematic MOS尺寸不对应12-31
• · editPin 用法实例12-31
• · 怎么legalize fixed tap cells？12-31
• · v2lvs 轉 spice 如何產生(元件的)vdd vss12-31
• · 将版图gds文件导出lef文件有哪些工具可以用12-31
• · ICC后在Cadence中使用Calibre验证DRC，出现违例，求修正方法，急！12-31
• · 询问-size_only 与-in_place_size_only的区别12-31
• · 用virtuoso导出cdl的时候，报错？12-31
• · 请问ICC中这种时序路径怎么处理？12-31
• · 请教，有关于prBoundry12-31
• · upf pmk库只有posedge 的retention cell ，没有negedge的，这合理嘛12-31
• · ICC中，在cts时 关于OCV Aware Clustering的一个问题12-31
• · filler的添加12-31
• · 两次cksum gds 后为啥大小会不一样12-31
• · 数字电路如何利用PT生成需要的timing模型lib文件12-31
• · 请教scale工艺应该怎么做？也就是SMIC130nm如何转向110nm12-31
• · 为什么要将PLL的数字电源和地pin连接到数字core的电源环上？12-31
• · 16nm工艺12-31
• · create_preroute_vias 打孔无效12-31
• · 关于top down和bottom up的疑问12-31
• · 求大神解答icc时候placement莫名的报错12-31
• · SDF反标后仿真依然没有带着延迟12-31
• · 面试被问到至少100次的问题12-31
• · 请教：encounter中如何对特殊信号线做shield？12-31