请教scale工艺应该怎么做？也就是SMIC130nm如何转向110nm
看了看TSMC的专利文献，看了之后也懵懵地，那篇专利里面说TSMC会提供新的库文件来着。
我找SMIC技术支持联系过了，但是对方说SMIC所有可以提供得库文件SMIC NOW网站上都有。我看了看也没有与110nm相关的文件，那到底该怎么做呢?
尤其是一个同时使用了SMIC130nm PLL模块、SSRAM模块和standard cell设计的数字电路的设计如何转换。
GDS shink 0.9
但是，PLL是一个模拟模块，shink之后它的功能怎么保证?而且一般而言shink之后时序会变好，建立时间还好说，但是保持时间怎么保证呢?
analog 的 ip可以选择不shrink。同时digital的std等的时序信息一般foundry会给。不是直接gdsX0.9
重新跑仿真。
像smic和gsmc都有自己的shrink 流程 ，里面也有说明哪些模块可以shrink 0.9倍，如2楼所说。
但是一般analog ip都不会被shrink ，像pll osc之类的模块。
一般先把pll osc之类的模块先放大1.11 倍，然后在shrink 0.9，这样就得到与原来一样大小的了。
谢谢你的回复。
不过，能不能再说清楚一点：这个GDS的放大和缩小都用什么工具，在什么时候做呢?
另外，SMIC的shink流程的资料哪有啊?我把SMIC Now可命的翻也没找着的嘞……
layout直接在virtuoso里面放大缩小就好了。或者用calibre写脚本做shrink。
这些shrink的过程没有什么特别的，smic的shrink 例如0.18 --> 0.162digital的不就是直接shrink，这个shrink的部分是smic给你完成的。你需要做的是将不需要shrink的部分，放大1.11倍，让后通过drc lvs 就可以了。
真的非常感谢！
另外，我说一下我对大家回答的理解，不知道对不对，帮忙指正一下：
以SMIC130nm PLL为例，将PLL的GDS导入virtuoso中放大1.11倍，然后将综合用的库文件重新生成一下，然后重新生成Milkyway数据库文件，在ICC中使用。ICC启动时设置scale factor，并使用110nm的StarRC文件，然后做完整个后端。
如果象楼上说的,SMIC的流程还是有点麻烦,tsmc都是直接提供新的timing library, GDS不改动, IP的缩放貌似由vendor搞定, 整个gds最后由tsmc来shrink 到90%
VFJKDGHKJ
6#正解
回复 6# conniezhou
这个放大有个问题就是孔不能放大，制造工艺是11的，孔放大再缩小0.9就还是13的孔大小，用11的drc规则过不去，怎么解决?
遇到相同问题，应该怎么操作?
放大后，边贴边的线会断开，这种情况怎么解决的?
Contact、Via会变大，DRC 过不了，怎么解决的?
谢谢！
我们走过smic65和smic55的流程。所用的design rule是一样的，模拟设计仿真中需要设置scale为0.9。对于数字设计来说，foundry会给不同的library，65 55分开给。所以数字部分我们会用不同的library来做，但是模拟部分我们做好65的layout，55的会直接用，drc一般都没有问题。在foundry tapeout时候，我们会在55里注明shrink到90%。也就是layout在做的时候是shrink之前的，shrink的工作foundry会做。给你的die的尺寸是你layout长宽的尺寸的90%。
求calibre 脚本
已经画完了的版图 怎样size up呀?