微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > SDF反标后仿真依然没有带着延迟

SDF反标后仿真依然没有带着延迟

时间:10-02 整理:3721RD 点击:
大家好,
现在遇到这样一个问题。用STARRCXT对一个P&R的设计进行SPEF抽取,然后在PT里生成一个SDF文件用作反标后仿真。SDF里有延迟的信息。SDF是二值的。
在testbench里使用
initial
begin
$sdf_annotate("design.sdf",U_INS);
end

进行反标。其中U_INS是顶层设计在testbench中的实例化名。
在modelsim里查看了一下仿真波形,发现没有延迟。比如寄存器的输出和时钟时间没有delay。由于SDF是二值的,于是在testbench里修改上述语句为
$sdf_annotate("CHAIN_192_FF.sdf",U_INS,"MAXIMUM");
试图使用最大值进行反标,依然无效。
标准单元的verilog描述来自foundry。不知道大家有没有什么意见?
谢谢!

又看了一下,似乎是二值SDF文件导致的。手工添加了typical值之后就好了。但问题是,二值SDF不能做反标后仿真吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top