微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问ICC中这种时序路径怎么处理?

请问ICC中这种时序路径怎么处理?

时间:10-02 整理:3721RD 点击:



这个寄存器是一个2分频的寄存器,从时序路径看,这个报告是假的,但是如何让ICC正确的去识别这个路径呢?

launch path上的SYS_CLK的source latency 0.51,为啥没同样加到capture path的SYS_CLK上?
另外,二分频的时候,如果你在reg/Q上加了create_generate_clock,我估计你这个path都报不出来。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top