微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么create_bounds会使得时序变得更差

为什么create_bounds会使得时序变得更差

时间:10-02 整理:3721RD 点击:
在设计中,分析了数据流,为了使得同一层次的cell尽量放在一起,就建了几个move bounds,但结果是时序比没加bound更糟糕,看了下place后的结果,同一层次的cell放的是比较近,但路径却是弯来弯去导致时序反而更差,有没有好的解决方法

创建bound需要很高的技巧的,不到万不得已,你还是相信icc的自由摆放好了,

bound放得过密会导致局部区域的布线通道拥塞,可以参试布局区域密度降低些。

“路径却是弯来弯去”是指在bound里面弯来弯去,还是一部分在里面,一部分在外面?

人为干预的东西,不一定会优化QoR,需要反复的琢磨尝试,一遍又一遍的跑,这就是后端最费时间的地方

在bound内部,关键路径弯来弯去的感觉主要原因就是congestion,可不可以对bound里边的逻辑优先布线?

是在bound内部

bound size改大些
如果还是弯来弯去,贴个截图上来

加的是几个move bound啊

小编,我也遇到的这样的问题,我是对一个模块的创建bound,将属于该block的cell限制在bound内,但leaglize的时候工具将部分cell推倒了bound之外,通过log可以看出工具认为移动后的位置才是最近的合法位置,请问这可能是什么原因?该怎么debug?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top