微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端综合时钟求助!

后端综合时钟求助!

时间:10-02 整理:3721RD 点击:
各位大神求助,我现在做综合的话,整个数字电路时钟是通过RC来产生的,由于RC并不是PLL那样精准,所以对于电路综合时,这个时钟怎么进行约束!
求教

自己顶一下!

大神,大神们求帮忙。在线等

小编能不能帮忙?

时钟不准的话,clock uncertain设大点就行了

uncertainty 设大点呗

弱弱问下RC指的什么呢?

时钟是RC振荡产生的。由于晶振的起振时间比较长,所以采用RC振荡做初始时钟。不过现在解决啦

是的。多谢回复!基本上uncertain设比较大

恩,应该就是采用uncer设置大一些的方法



我加你了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top