• · 求skill语言简介12-30
• · Talus做布局比encouter好吗？请教大家一个关于工具的问题。12-30
• · 是不是插入门控时钟一定会降低功耗呢12-30
• · 大规模电路的路径延迟是如何计算的，是用矩的方法吗？12-30
• · Calibre Verification User’s Manual12-30
• · .5工艺metal_filler,及过孔的问题12-30
• · 请问单机跑Magma Talus需要机器的最低配置是？12-30
• · 请问Talus Vortex对Blast fusion 指令兼容情况？12-30
• · 提一个问题， CCS的库跟NLDM的库对比，在于physical Design来说有什么好处跟缺点12-30
• · 大家好，有人了解苏州瑞晟微电子的后端研发吗？12-30
• · 求助为什么顶层powerStripe不能自动连到block的powerStripe上？12-30
• · Magma Talus在做run gate switch时的问题12-30
• · 用sdf反标迭代到底有没有用？12-30
• · 弱问： 如果subblock用到所有metal层， 那么是否会造成top-level走线困难？12-30
• · 有關SKILL的問題12-30
• · 西安好的后端公司有哪些？12-30
• · 和舰和特许半导体CMOS 0.18um工艺是否提供EPROM/E2PROM/FLASH12-30
• · 问一下encounter和icc面积的设置问题12-30
• · ICC自动create HFN buffer tree的时候，产生PSYN-866 error12-30
• · 求助PRO12-30
• · 浮点加法在60nm下，现在做到什么速度？12-30
• · virtuoso layout partial selection mode 与full selection mode 之间的转换问题12-30
• · 对于bottom-up hierarchical PnR, glassbox vs LEF/Lib的问题12-30
• · 生成一个IP后，除了具体的layout外，还有哪些文件？派什么用场？12-30
• · nanotime SI.rep12-30